

HM53462シリーズ

65,536-word×4-bit Multi Port CMOS Dynamic RAM (with Logic operation mode)

¥1500

HM53462は、64kワード×4ビットダイナミックRAMポートおよび256ワード×4ビットシリアルアクセスメモリ(SAM)ポートを搭載した262,144ビットマルチポートメモリです。SAMポートは256ワード×4ビットシリアルリード/ライトアクセスコントロールゲートを通して、1,024ビットデータレジスタと接続しています。リードデータ転送サイクルでは、メモリセルデータはRAMポートの選択ワード線からデータレジスタに転送されます。ライトデータ転送サイクルでは、シリアルデータレジスタからメモリセルにデータが転送され、また、シリアル出力ピン(SI/O)を入力モードにします。さらに擬似データ転送サイクルでは、SI/Oを入力モードにし、RAM-SAM間のデータ転送は行いません。

RAMポートは従来の動作モードに加え、新しくライトマスク機能を採用し、4つのデータビットから任意に書き込みビットが指定可能となりました。また、RAMポートには論理演算モードを追加しました。これにより、従来の3ステップ(Read, Logic operation, Write)必要だったメモリセルデータと外部データの論理演算を1ステップで行うことが可能となりました。


また、2μm CMOS プロセス技術の採用により、高速シリアルアクセス動作、低消費電力が実現しました。入力および出力はクロックを含めてすべてTTLとコンパチブルです。

■特長

- マルチポート構成です。
RAM: 64kワード×4ビット
SAM: 256ワード×4ビット
- 400mil 24ピンプラスチックDIPおよび24ピンプラスチックZIP
- 2層ポリシリコン/ポリサイドn-ウェルCMOSプロセス
- 5V単一電源(±10%)
- 低消費電力 動作時 RAM: 380mW(max.)
SAM: 220mW(max.)
スタンバイ時 40mW(max.)
- アクセス時間 RAM: 100ns/120ns/150ns
SAM: 40ns/40ns/60ns
- サイクル時間
ランダムリード/ライトサイクル時間(RAM)
190ns/220ns/250ns
シリアルリード/ライトサイクル時間(SAM)
40ns/40ns/60ns
- 入出力はTTLとコンパチブルです。
- リフレッシュ形式 256リフレッシュサイクル/4ms
- リフレッシュ機能 RAS only refresh
CAS before RAS refresh
Hidden refresh
- データ転送動作(RAMとSAM)
- 高速シリアルアクセス動作はRAMポートと非同期です。
(データ転送サイクルを除く。)
- リアルタイムリード転送が可能です。


■ピン配置

●HM53462Pシリーズ



(上面図)

●HM53462ZPシリーズ



(底面図)

■ピン説明

記号	ピン名称	記号	ピン名称
A0-A7	アドレス入力	WE	ライトイネーブル
I/O1-I/O4	RAMポートデータ入出力	DT/OE	データ転送/出力イネーブル
SI/O1-SI/O4	SAMポートデータ入出力	SOE	SAMポートイネーブル
RAS	ローアドレスストロープ	V _{cc}	電源
CAS	コラムアドレスストロープ	V _{ss}	接地
SC	シリアルクロック		



HM53462シリーズ

■DC電気的特性 (T_a=0~+70°C, V_{cc}=5.0V±10%, V_{ss}=0V)

項目	記号	SAMポート	動作時	HM53462-10	HM53462-12	HM53462-15	単位
動作電流 RAS, CAS Cycling, I _{ac} =min.	I _{cc1}	○	×	70	60	50	mA
	I _{cc2}	×	○	110	100	80	mA
スタンバイ電流 RAS, CAS = V _{ih}	I _{cc3}	○	×	7	7	7	mA
	I _{cc4}	×	○	40	40	30	mA
RASオンリ リフレッシュ電流 RAS Cycling, CAS = V _{ih} , I _{ac} =min.	I _{cc5}	○	×	60	50	40	mA
	I _{cc6}	×	○	100	90	70	mA
ページモード電流 CAS Cycling, RAS = V _{ih} , I _{pc} =min.	I _{cc7}	○	×	50	40	35	mA
	I _{cc8}	×	○	90	80	65	mA
CASビフォRAS リフレッシュ電流 RAS = Cycling, I _{ac} =min.	I _{cc9}	○	×	60	50	40	mA
	I _{cc10}	×	○	100	90	70	mA
データ転送電流 RAS, CAS Cycling, I _{ac} =min.	I _{cc11}	○	×	75	65	55	mA
	I _{cc12}	×	○	115	105	85	mA

項 目	記 号	min.	max.	単 位
入力リーク電流	I_{LI}	-10	10	μA
出力リーク電流	I_{LO}	-10	10	μA
出力端子電圧 ($I_{OH} = -2mA$)	V_{OH}	2.4	—	V
出力端子電圧 ($I_{OL} = 4.2mA$)	V_{OL}	—	0.4	V

■容量

項目	記号	min.	typ.	max.	単位
アドレス	C _{r1}	—	—	5	pF
クロック	C _{r2}	—	—	5	pF
I/O, SI/O	C _{r3}	—	—	7	pF

■AC特性 (T_a=0~+70°C, V_{cc}=5V±10%, V_{ss}=0V)

項目	記号	HM53462-10	HM53462-12	HM53462-15	単位	注
ランダムリード・ライトサイクル時間	I _{ac}	190	—	220	—	ns
リードモディファイライトサイクル時間	I _{awc}	260	—	300	—	ns
ページモードサイクル時間	I _{pc}	70	—	85	—	ns
RASからのアクセス時間	I _{rac}	—	100	—	120	ns 2.3
CASからのアクセス時間	I _{cac}	—	50	—	60	ns 3.4
出力バッファターンオフ遅延(CASに対して)	I _{off1}	0	25	0	30	ns 5
トランジション時間(上昇/下降)	I _t	3	50	3	50	ns 6
RASプリチャージ時間	I _{ap}	80	—	90	—	ns

(注: 1. 10, 11)




- ライトマスクモードが可能です。
- Din-Dout間の論理演算が可能です。
- SAM構成の変換が可能です。(1,024ワード×1ビット)

■製品ラインアップ

製品名	アクセス時間	パッケージ
HM53462P-10	100ns	400mil
HM53462P-12	120ns	24ピン
HM53462P-15	150ns	プラスチックDIP
HM53462ZP-10	100ns	24ピン
HM53462ZP-12	120ns	プラスチックZIP
HM53462ZP-15	150ns	—

■ブロックダイアグラム



■絶対最大定格

項目	記号	定格値	単位
端子電圧	V _T	-1.0~+7.0	V
電源電圧	V _{cc}	-0.5~+7.0	V
出力短絡電流	I _{OL}	50	mA
消費電力	P _T	1.0	W
動作温度	T _{op}	0~+70	°C
保存温度	T _{stg}	-55~+125	°C

(注: 1. V_{cc}に付して)

■推奨動作条件 (T_a=0~+70°C)

項目	記号	min.	typ.	max.	単位
電源電圧	V _{cc}	4.5	5.0	5.5	V
入力電圧	V _{ih}	2.4	—	6.5	V
	V _{il}	-1.0	—	0.8	V

(注: 1. 全項目V_{cc}に付しての値を示す)



HM53462シリーズ

項目	記号	HM53462-10	HM53462-12	HM53462-15	単位	注
RASパルス幅	I _{ras}	100	10,000	120	10,000	ns
CASパルス幅	I _{cas}	50	10,000	60	10,000	ns
RAS・CAS遅延時間	I _{aco}	25	50	25	60	ns 7
RASホールド時間	I _{rsH}	50	—	60	—	ns
CASホールド時間	I _{csH}	100	—	120	—	ns
CAS・RASプリチャージ時間	I _{csp}	10	—	10	—	ns
ロウアドレスセットアップ時間	I _{asr}	0	—	0	—	ns
ロウアドレスホールド時間	I _{rah}	15	—	15	—	ns
コラムアドレスセットアップ時間	I _{asc}	0	—	0	—	ns
コラムアドレスホールド時間	I _{ach}	20	—	20	—	ns
ライトコマンドセットアップ時間	I _{wcs}	0	—	0	—	ns 8
ライトコマンドホールド時間	I _{wch}	25	—	25	—	ns
ライトコマンドパルス幅	I _{wp}	15	—	20	—	ns
ライトコマンド・RASリード時間	I _{rwl}	35	—	40	—	ns
ライトコマンド・CASリード時間	I _{cwl}	35	—	40	—	ns
データ入力セットアップ時間	I _{ds}	0	—	0	—	ns 9
データ入力ホールド時間	I _{dh}	25	—	25	—	ns 8.9
リードコマンドセットアップ時間	I _{rds}	0	—	0	—	ns
リードコマンドホールド時間	I _{rch}	0	—	0	—	ns
リードコマンドホールド時間(RASに対して)	I _{rhh}	10	—	10	—	ns
リフレッシュ周期	I _{ref}	—	4	—	4	ms
RASパルス幅(リードモディファイライトサイクル)	I _{rws}	170	10000	200	10000	ns
CAS・WE遅延	I _{cwD}	85	—	100	—	ns 8
CASセットアップ時間(CASビフォRASリフレッシュ)	I _{csr}	10	—	10	—	ns
CASホールド時間(CASビフォRASリフレッシュ)	I _{chr}	20	—	25	—	ns
RASプリチャージ・CASホールド時間	I _{rpe}	10	—	10	—	ns
CASプリチャージ時間	I _{cp}	10	—	15	—	ns
OEからのアクセス時間	I _{oac}	—	30	—	35	ns
出力バッファターンオフ遅延(OEに対して)	I _{off2}	0	25	0	30	ns
OE・データ入力遅延時間	I _{odD}	25	—	30	—	ns
OEホールド時間(WEに対して)	I _{oeh}	10	—	15	—	ns
データ入力・CAS遅延時間	I _{odc}	0	—	0	—	ns
データ入力・OE遅延時間	I _{odo}	0	—	0	—	ns
OE・RAS遅延時間	I _{ord}	35	—	40	—	ns
シリアルクロックサイクル時間	I _{scc}	40	—	40	—	ns
SCからのアクセス時間	I _{sca}	—	40	—	40	ns 10
SOEからのアクセス時間	I _{sea}	—	25	—	30	ns 10
SCパルス幅	I _{sc}	10	—	10	—	ns
SCプリチャージ幅	I _{scp}	10	—	10	—	ns
シリアルデータ出力ホールド時間(SCハイレベル時)	I _{soH}	10	—	10	—	ns
シリアル出力バッファターンオフ遅延(SOEに対して)	I _{sez}	0	25	0	25	ns
シリアルデータ入力セットアップ時間	I _{sis}	0	—	0	—	ns
シリアルデータ入力ホールド時間	I _{sih}	15	—	20	—	ns
DT・RASセットアップ時間	I _{dfs}	0	—	0	—	ns
DT・RASホールド時間(リードデータ転送サイクル)	I _{doh}	80	—	90	—	ns


(注: 1. 10, 11)



項	目	記号	HM53462-10		HM53462-12		HM53462-15		単位	注
			min.	max.	min.	max.	min.	max.		
DT・RASホールド時間		<i>t_{DTN}</i>	15	—	15	—	20	—	ms	
DT・CASホールド時間		<i>t_{CDN}</i>	20	—	30	—	45	—	ms	
ラストSC・DT遅延時間		<i>t_{SDD}</i>	5	—	5	—	10	—	ms	
ファーストSC・DTホールド時間		<i>t_{SDN}</i>	20	—	25	—	30	—	ms	
DT・RAS遅延時間		<i>t_{DTA}</i>	10	—	10	—	10	—	ms	
WE・RASセットアップ時間		<i>t_{WS}</i>	0	—	0	—	0	—	ms	
WE・RASホールド時間		<i>t_{WN}</i>	15	—	15	—	20	—	ms	
I/O・RASセットアップ時間		<i>t_{IS}</i>	0	—	0	—	0	—	ms	
I/O・RASホールド時間		<i>t_{IN}</i>	15	—	15	—	20	—	ms	
シリアル出力バッファターンオフ遅延(RASに対して)		<i>t_{Srz}</i>	10	50	10	60	10	75	ms	
SC・RASセットアップ時間		<i>t_{SSS}</i>	30	—	40	—	45	—	ms	
RAS・SC遅延時間		<i>t_{SRD}</i>	25	—	30	—	35	—	ms	
シリアルデータ入力遅延時間(RASに対して)		<i>t_{SDI}</i>	50	—	60	—	75	—	ms	
シリアルデータ入力・DT遅延時間		<i>t_{SDO}</i>	0	—	0	—	0	—	ms	
SOE・RASセットアップ時間		<i>t_{ES}</i>	0	—	0	—	0	—	ms	
SOE・RASホールド時間		<i>t_{EN}</i>	15	—	15	—	20	—	ms	
シリアルライトイネーブルセットアップ時間		<i>t_{SWs}</i>	0	—	0	—	0	—	ms	
シリアルライトイネーブルホールド時間		<i>t_{SWH}</i>	35	—	35	—	55	—	ms	
シリアルライトディセーブルセットアップ時間		<i>t_{SWIs}</i>	0	—	0	—	0	—	ms	
シリアルライトディセーブルホールド時間		<i>t_{SWH}</i>	35	—	35	—	55	—	ms	
DT・Sout遅延時間(Low-Z状態に対して)		<i>t_{DLZ}</i>	5	—	10	—	10	—	ms	


注) 1. AC対応は、 $f_{sw}=50\text{kHz}$ とします。
 2. $f_{sca} \leq f_{sca}(\text{max.})$ とします。 $f_{sca}(\text{max.})$ の値の最大値より大きい場合、 $f_{sca}(\text{th})$ 、規定値を越えます。
 3. $2\text{TTU} + 100\mu\text{s}$ に等しい負荷時間内で測定。
 4. $f_{sca} \leq f_{sca}(\text{max.})$ 。
 5. $f_{sca}(\text{min.})$ は、出力が開放状態に達し、出力電圧レベルを参照してきつくなった場合の時間で変換します。
 6. $V_{in}(\text{min.})$ は、 $V_{in}(\text{max.})$ 、入力電圧の異なるタイミングレベルです。トランジション時間は $V_{in}(\text{th})$ から $V_{in}(\text{th})$ の上下方向のいずれか一方の方向で測定、またはその逆方向に上り下り時間で測定。
 7. $f_{sca} \leq f_{sca}(\text{max.})$ の場合、アクセス時間は f_{sca} によって規定されます。
 8. $f_{sca} \geq f_{sca}(\text{min.})$ の場合、 f_{sca} は $f_{sca}(\text{min.})$ から $f_{sca}(\text{max.})$ の間で変動します。データ出力端子は1つのサイクルのみ、高インピーダンス状態に保たれます。
 9. $f_{sca} \leq f_{sca}(\text{min.})$ の場合、規定されたアドレスのデータデータ出力端子に出力され、入力データが選択されたアドレスへ書き込まれます。リードセリファインディングに適用されません。
 10. CSとワードストロークとWEとワードストロークの、いずれか選一方のワードストロークによって規定されます。
 11. $2\text{TTU} + 50\mu\text{s}$ に等しい負荷時間内で測定。
 12. 電圧降下は 100mV 以下に抑え、さらに4回以上このレベルを減らさずに、そのレベル、ライトマスキング1) (高インピーダンス下で保持)、WE = ロウレベル、 $I/O/\text{Data}$ = ペンレベルを伴った連続読み取りサイクルを1回以上追加、さらにSAMポートの初期化のために、チャージ駆動サイクルを1回以上追加してください。

●ディレイドライトサイクル



*1) WEがハイレベルの場合、I/Oピン1~4のデータはすべてメモリセルに書き込まれる。
WEがロウレベルの場合、RASの立ち上がり時にI/Oがハイレベルである場合を除いて書き込み動作は行われない。


●リードモディファイライトサイクル




*1) WEがハイレベルの場合、I/Oピン1~4のデータはすべてメモリセルに書き込まれる。
WEがロウレベルの場合、RASの立ち上がり時にI/Oがハイレベルである場合を除いて書き込み動作は行われない。

■ タイミング波形

●リードサイクル




●アーリライトサイクル




※ WE がハイレベルの場合、1/0 ビットーのデータはすべてメモリセルに書き込まれる。
WE がローレベルの場合、入力の立ち下がり時に 1/0 がハイレベルである場合を除いて書き込み動作は行われない。

●ページモードリードサイクル




●ページモードライトサイクル (アーリライト)




• 1) \overline{WE} がハイレベルの場合、 I/O ビン 1 ~ 4 のデータはすべて \overline{N} モリセルに書き込まれる。
 \overline{WE} がローレベルの場合、 \overline{RAS} の立ち上がり時に I/O がハイレベルである場合を除いて書き込み動作は行われない。

●ページモードライトサイクル (ディレイドライト)




※1) WEがハイレベルの場合、I/Oインポートのデータはすべてメモリアルに書き込まれる。
WEがロウレベルの場合、RASの立ち上がり時にI/Oがハイレベルである場合を除いて書き込み動作は行われない。

●RASオンリフレッシュサイクル




Do not care

●リードデータ転送サイクル (1) *1, *2




※1) 先行するデータ転送サイクルがリードデータ転送サイクルである場合。
※2) SOEはロウレベルとする。
※3) CASおよびSAMスタートアドレスはサイクルごとに規定する必要はない。SAMスタートアドレスを変更する場合のみ必要となる。

●リードデータ転送サイクル (2) *1, *2




※1) 先行するデータ転送サイクルがリードデータ転送サイクル、または、リードデータ転送サイクルである場合。
※2) SOEはロウレベルとする。
※3) CASおよびSAMスタートアドレスはサイクルごとに規定する必要はない。SAMスタートアドレスを変更する場合のみ必要となる。

●CASビフォアRASリフレッシュサイクル




Do not care

●ヒドンリフレッシュサイクル




Do not care

●擬似データ転送サイクル



※1) CASおよびSAMスタートアドレスはサイクルごとに規定する必要はない。SAMスタートアドレスを変更する場合のみ必要となる。

●ライトデータ転送サイクル



※1) CASおよびSAMスタートアドレスはサイクルごとに規定する必要はない。SAMスタートアドレスを変更する場合のみ必要となる。

■ 解 説

1. 論理演算モード

HM53462は、論理演算ユニットを内蔵し、グラフィックプロセス単純化を実現しました。論理は論理演算セット/リセットサイクルで決定され、このサイクルに引き続いてのライトサイクルで演算が実行されます。論理演算モードでは、リードモディファイライトサイクルが内部で行われ、メモリセルデータをDinとそれまでのメモリセルデータ間の論理演算によって新しいデータに転換します。

2. 論理演算セット/リセットサイクル

RAS降下時にCASおよびWEがロウレベルに移行していると、論理演算セット/リセットサイクルが開始します(図1)。論理コードおよびマスクされるビットは、それぞれRASの立ち上がりエッジでのAxo-状態とI/Oピン1~4状態で決定します。また、このサイクルにおいてCASピフォRASリフレッシュ機能も実行されます。従来のCASピフォRASリフレッシュを実行する場合は、RASロウレベル時にWEをハイレベルにする必要があります。




図1. 論理演算セット/リセットサイクル

2.1 論理コード

表1に論理コードを示します。電源投入後、論理コードは“THROUGH”に初期化されます。論理コードが(Ax1, Ax2, Ax3, Ax4) = (0, 0, 1, 1)の場合、SAM構成は内部のパラレルシリアル変換器を使って1,024ワード×1ビットに変化します(図2)。SAM構成が変化した場合、データ転送サイクルを行い、SAMセレクトを初期化する必要があります。

2.2 ライトマスク機能

HM53462は2種類のマスクレジスタ(レジスタ1, レジスタ2)を内蔵しています。ライトサイクル時 RASの立ち上がりエッジでWEがロウレベルに移行していると、レジスタ1がセットされ、このサイクルの間のみマスクデータは有効となります。一方、レジスタ2は論理演算セット/リセットサイクルにおけるI/Oピンレベルにより決定し、マスクデータは次の論理演算セット/リセットサイクルまで有効です。もし、レジスタ1が論理演算モード時にセットされたならば、2つのマスクデータが存在可能となりますが、その場合はマスクデータとしてレジスタ1のデータが選択され、論理はこのサイクルの間のみ“THROUGH”となります(図3)。


表1. 論理コード (FC0~3は論理演算セットサイクルにおいてAx0~Ax3とする。)

FC3	FC2	FC1	FC0	LOGIC	
				Symbol	Write Data
0	0	0	0	0	Zero
0	0	0	1	AND1	Di · Mi
0	0	1	0	AND2	$\overline{\text{Di}} \cdot \text{Mi}$
0	0	1	1	X4→X1	—
0	1	0	0	AND3	Di · $\overline{\text{Mi}}$
0	1	0	1	THROUGH	Di
0	1	1	0	EOR	$\overline{\text{Di}} \cdot \text{Mi} + \text{Di} \cdot \overline{\text{Mi}}$
0	1	1	1	OR1	Di + Mi
1	0	0	0	NOR	$\overline{\text{Di}} \cdot \overline{\text{Mi}}$
1	0	0	1	ENOR	Di · $\overline{\text{Mi}}$ + $\overline{\text{Di}} \cdot \text{Mi}$
1	0	1	0	INV1	$\overline{\text{Di}}$
1	0	1	1	OR2	$\overline{\text{Di}} + \text{Mi}$
1	1	0	0	INV2	$\overline{\text{Mi}}$
1	1	0	1	OR3	Di + $\overline{\text{Mi}}$
1	1	1	0	NAND	$\overline{\text{Di}} \cdot \overline{\text{Mi}}$
1	1	1	1	1	ONE


→SAM構成は1,024ワード×1ビットに変換する。

→論理演算モードリセット

Di: 外部Din
Mi: メモリセルデータ



1) × 4 モード (SAM構成: 256 × 4)



HM53462シリーズ

2) × 1 モード (SAM構成: 1,024 × 1)




図2. SAMデータのシフト方法

	Logic operation set/reset cycle	Write cycle	Write cycle	Write cycle	Write cycle
RAS					
CAS	"L"	"H"	"H"	"H"	"H"
WE	"L"	"H"	"L"	"H"	"H"
I/O1		"0" Write	Masked	"1" Write	"0" Write
I/O2		Masked	"1" Write	Masked	Masked
I/O3		Masked	"0" Write	Masked	Masked
I/O4		"1" Write	Masked	"0" Write	"1" Write
Logic	—	AND1	THROUGH	AND1	AND1
	Mask reg.2 is set I/O2,3:Masked Assume that the logic is set to "AND1".		Mask reg.1 is set, and valid only in this cycle. I/O1,4:Masked		

図3. 論理演算モード